

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-057195

(43)Date of publication of application : 25.02.2000

(51)Int.Cl.

G06F 17/50

G06F 9/38

G06F 11/28

(21)Application number : 10-228268

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 12.08.1998


(72)Inventor : MIZUNO ATSUSHI

(54) PROCESSOR DESIGN SUPPORTING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To make attainable correct design in accordance with specifications and shortening of the design period by unifying the design description.

SOLUTION: The processor design supporting device is provided with a specification description input part 1 for converting the specification description of a circuit into internal data, an internal data storage part 2 for storing the internal data, a simulator preparing part 5 for extracting information required for simulation from the internal data to prepare the simulation and a document preparing part 6 for extracting information required for a document from the internal data to prepare the document. By the configuration, the both of the simulator and the document are prepared from one specification description.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号
特開2000-57195
(P2000-57195A)

(43)公開日 平成12年2月25日(2000.2.25)

(51)Int.Cl. ⁷	識別記号	F I	テマコード [*] (参考)
G 0 6 F 17/50		G 0 6 F 15/60	6 5 4 A 5 B 0 1 3
9/38	3 1 0	9/38	3 1 0 X 5 B 0 4 2
11/28	3 4 0	11/28	3 4 0 C 5 B 0 4 6

審査請求 未請求 請求項の数1 O L (全 11 頁)

(21)出願番号 特願平10-228268

(22)出願日 平成10年8月12日(1998.8.12)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 水野 淳

神奈川県川崎市幸区堀川町580番1号 株
式会社東芝半導体システム技術センター内

(74)代理人 100083806

弁理士 三好 秀和 (外3名)

Fターム(参考) 5B013 AA20

5B042 HH38


5B046 AA08 BA02 JA01 KA10

(54)【発明の名称】 プロセッサ設計支援装置

(57)【要約】

【課題】 本発明は、設計記述を統一することにより仕様に
応じた正確な設計ならびに設計期間の短縮化を達成
することを課題とする。

【解決手段】 本発明は、回路の仕様記述を内部データ
に変換する仕様記述入力部1と、内部データを記憶する
内部データ記憶部2、内部データからシミュレーション
に必要な情報を抽出してシミュレータを作成するシミュ
レータ作成部5と、内部データからドキュメントに必要
な情報を抽出してドキュメントを作成するドキュメント
作成部6を備え、一つの仕様記述からシミュレータとド
キュメントの双方を作成して構成される。



【特許請求の範囲】

【請求項1】 設計対象回路の命令セットアーキテクチャ、命令定義、データバス定義、パイプライン定義からなる仕様記述を入力し、入力された仕様記述を命令定義内部データ、パイプライン制御テーブルからなる内部データに変換する仕様記述入力部と、

前記仕様記述入力部で作成された内部データを記憶する内部データ記憶部と、

前記仕様記述入力部で作成されて前記内部データ記憶部に記憶された内部データを変更して編集する内部データ編集部と、

前記内部データ編集部により変更された変更後の仕様記述と変更前の仕様記述との差を仕様変更箇所として出力する仕様記述差分出力部と、

前記仕様記述入力部で作成されて前記内部データ記憶部に記憶された内部データからシミュレーションに必要な情報を抽出してシミュレータを作成するシミュレータ作成部と、

前記仕様記述入力部で作成されて前記内部データ記憶部に記憶された内部データからドキュメントに必要な情報を抽出してドキュメントを作成するドキュメント作成部とを備え、

一つの仕様記述からシミュレータとドキュメントの双方を作成することを特徴とするプロセッサ設計支援装置。

【発明の詳細な説明】**【0001】**

【発明の属する技術分野】 本発明は、統一された仕様記述によりプロセッサの設計を支援するプロセッサ設計支援装置に関する。

【0002】

【従来の技術】 従来のマイクロプロセッサの設計では、命令セットアーキテクチャの仕様を決定し、次にマイクロアーキテクチャやパイプライン構成などの実装の仕様を定義して、RTL（レジスタトランスファレベル）記述を作成する。設計期間の短縮化や早期のモデル提供の要求から、RTL設計を行う前の段階で性能見積もりや検証が重要となっており、命令セットアーキテクチャの性能を見積もるための命令シミュレータや、パイプラインレベルでの性能を見積もるためのサイクルアキュレートシミュレータが作成される。これらのシミュレータは異なる設計者が作成することが多く、シミュレーションプログラムのソースコードは作成したものでなければ把握できない場合が多い。また、RTL記述の作成もこれらとは別の設計者が作成することが多い。このため、仕様の共有化という意味で、設計者間の意志の疎通を図るため、自然言語や図を用いて記述されたドキュメントが必要になっていた。

【0003】 このように、一つのプロセッサの仕様に対してドキュメント、シミュレータのソースプログラムなどの複数の記述が存在する。このため、設計途中で仕様

に変更が生じた場合には、すべての記述を変更しなければならず、非常に効率が悪かった。また、記述間に不一致が生じる可能性が高く、設計時における設計者間の情報交換の混乱などにより設計期間のロスが生じることも多かった。さらに、仕様と実装設計の不一致、仕様とモデルの不一致なども発生していた。

【0004】 これに対処する手段としては、例えばプログラムの仕様を表すための基準となる記述が必要となる。しかし現状ではそれにふさわしい記述は存在しない。例えばドキュメントは自然言語で書かれているため曖昧さが生じ、計算機処理に不向きなため、記述のチェックは人手でしなければならない。一方、RTL記述ではパイプラインの動作などを把握することは難しい。シミュレーション用の記述を含む動作レベルの記述は、現状ではプログラムの各機能を表現する決まった書き方は存在せず、情報交換や再利用には向いていない。このため、上記の不具合は解決できず、設計の効率化は実現できなかった。

【0005】

【発明が解決しようとする課題】 以上説明したように、従来における大規模なプロセッサの設計では、ドキュメント、RTL記述、シミュレーション用記述などの複数の記述が存在するため、設計途中で仕様に変更が生じた場合には、記述変更作業にかかる手間や、記述間の不一致による設計者間の情報交換時の混乱など、設計期間の大幅なロスが発生し、また仕様と実装設計の不一致、仕様とモデルの不一致などの不具合を招いていた。

【0006】 そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、設計記述を統一することにより仕様に応じた正確な設計ならびに設計期間の短縮化を達成し得るプロセッサの設計支援装置を提供することにある。

【0007】

【課題を解決するための手段】 上記目的を達成するために、請求項1記載の発明は、設計対象回路の命令セットアーキテクチャ、命令定義、データバス定義、パイプライン定義からなる仕様記述を入力し、入力された仕様記述を命令定義内部データ、パイプライン制御テーブルからなる内部データに変換する仕様記述入力部と、前記仕様記述入力部で作成された内部データを記憶する内部データ記憶部と、前記仕様記述入力部で作成されて前記内部データ記憶部に記憶された内部データを変更して編集する内部データ編集部と、前記内部データ編集部により変更された変更後の仕様記述と変更前の仕様記述との差を仕様変更箇所として出力する仕様記述差分出力部と、前記仕様記述入力部で作成されて前記内部データ記憶部に記憶された内部データからシミュレーションに必要な情報を抽出してシミュレータを作成するシミュレータ作成部と、前記仕様記述入力部で作成されて前記内部データ記憶部に記憶された内部データからドキュメントに必

要な情報を抽出してドキュメントを作成するドキュメント作成部とを備え、一つの仕様記述からシミュレータとドキュメントの双方を作成することを特徴とする。

【0008】

【発明の実施の形態】以下、図面を用いてこの発明の一実施形態を説明する。

【0009】図1はこの発明の一実施形態に係るプロセッサ設計支援装置の構成を示す図である。

【0010】図1において、この実施形態のプロセッサ設計支援装置は、入力された仕様記述を内部データに変換し、入力となる仕様記述にパイプラインの定義がある場合は、各命令の動作をパイプラインステージごとの動作に分割し、依存関係によるハザードが発生する可能性のある命令の組に対して、停止する条件、停止させるタイミングなどを格納したパイプライン制御テーブルを作成する仕様記述入力部1と、仕様記述入力部1で生成された内部データを記憶する内部データ記憶部2と、内部データ記憶部2に記憶された内部データを表示し設計者が修正する機能を有し、パイプライン制御テーブルを直接変更してプロセッサの仕様を変更できる内部データ編集部3と、修正された内部データと入力の仕様記述との差分を出力し、内部データ編集部3で変更された部分と元の仕様の差分を出力することにより元の仕様と変更後の内部データの整合を持たせる仕様記述差分出力部4と、内部データ記憶部2に記憶された内部データからシミュレーションに必要な情報を抽出し、命令シミュレータ、サイクルアキュレートシミュレータのいずれも作成できるシミュレータを作成するシミュレータ作成部5と、内部データ記憶部2に記憶された内部データからドキュメントに必要な情報を抽出し、特にパイプライン制御テーブルに登録された命令の組のパイプライン上の動作を表したパイプライン図を作成し、命令セットアーキテクチャ、命令動作などを含めたドキュメントを作成するドキュメント作成部6を備えて構成され、プロセッサの仕様記述を入力とし、シミュレータとドキュメントを作成するシステムであり、一つの記述入力からシミュレータとドキュメントの両方を作成することを特徴とする。ここでドキュメントとは、命令セットアーキテクチャ、各命令の動作、パイプラインの構成、入力されたコード列に対するパイプライン動作の代表的な例などが書かれており、プロセッサ設計者やそのプロセッサ上で動作するアプリケーションソフトウェア開発者が、プロセッサの動作を読んで理解することを目的として作成された文書のことである。

【0011】設計対象となるプロセッサの仕様記述は、命令セットアーキテクチャ定義、命令定義、データバス定義、パイプライン定義の各項目からなるとする。命令セットアーキテクチャ定義では、命令の形式、レジスタセットなどを定義する。命令定義は各命令の動作が定義されており、記述例は例えば図2に示すようになる。デ

ータバス定義は、プロセッサのデータバスを構成するハードウェアリソースを定義する。ここでハードウェアリソースは、すでに設計された具体的な回路でもよいし、詳細設計は未定であるが所望の機能を実行する抽象的な回路ブロックでもよい。ハードウェアリソースには機能とその内容（動作）が定義されているものとする。また、各動作にかかるサイクル数なども記述され、記述例は例えば図3に示すようになる。パイプライン定義は、ステージの定義とパイプライン制御の定義からなる。ステージの定義は各ステージの動作を定義したものであり、図4に示すように、ハードウェアリソースの動作を指定することにより定義されている。パイプライン制御の定義は、パイプライン上の命令の動きを定義したものであり、ステージの順序構成、ハザード発生時の動作などが定義されており、例えば図5に示すように定義される。

【0012】仕様記述入力部1は、これらの記述を入力し、内部データへと変換する。内部データは大きく分けて、命令定義内部データとパイプライン制御テーブルからなる。命令定義内部データの一例を図6に示す。仕様記述入力部1は、図7に示すようなマイクロ動作対応表を保持しており、各命令の動作記述から一般のコンパイラ技術を用いて解析木に変換した後、解析木の各ノードに対応するマイクロ動作をマイクロ動作対応表から見つけだし、それに対応するハードウェアリソース機能とステージを抽出し、それらを一組にして一時的なリストに格納する。すべてのノードに対して処理を行った後、一時リストをステージ順にソートしてマイクロ動作単位の命令を順に命令定義内部データへと書き込む。

【0013】例えば図2に示すADD命令では、解析木のノードには、=、×、[]が現れる。=は図7に示すマイクロ動作対応表にないため何もしない。+はALUのAddに対応するので図3より対応するコードを抽出し、さらにこれは図4よりEXステージに対応することがわかるので、それらをまとめて一時リストに格納する。[]は左辺に現れたか右辺に現れたかにより対応するマイクロ動作が異なるため解析時に右辺か左辺かの補助情報を付けておく。図7より右辺の[]はGPRのReadに対応する。同様な処理を行い一時リストに格納する。ADD命令の全てのノードに対して処理を終えた後、一時リストをステージの順にソートし、図6に示すような動作コードを内部データに書き出す。図8に仕様記述の命令定義から命令定義内部データへと変換する処理フローを示す。

【0014】内部データのもう一つの大きなデータはパイプライン制御テーブルである。パイプライン制御テーブルは、依存関係があったときの命令間の動作を定義したものであり、先行命令、後続命令、後続命令の停止ステージ、後続命令の停止条件、フォワーディング条件とフォワーディング動作の項目からなる。パイプライン制

御テーブルの一例を図9に示し、パイプライン制御テーブルの作成フローを図10に示す。

【0015】例えば、先行命令、後続命令ともADD命令であった場合について説明する。ADD命令はレジスタ読み出し動作もレジスタ書き込み動作もあるので、二つのADD命令間にはデータ依存関係が存在する可能性がある。パイプラインのステージ単位の動作に分解された命令定義内部データから、レジスタ読み出し動作はIDステージで実行されることが求まり、後続命令の停止ステージにはIDステージをセットする。同様にしてレジスタ書き込み動作がWBステージで実行されることも求まり、フォワーディング機能がなければ先行命令のWBステージ未了が後続命令の停止条件となる。しかし、設計対象となるプロセッサにはフォワーディングの機能を持たせることがパイプライン制御部で定義されているため、フォワーディングを考慮した処理を行う。先行命令の結果のデータが確定するのはALU演算が終了するEXステージである。フォワーディング機能があるため、先行命令のALU演算の結果は次のサイクルで利用可能であり、後続ADD命令はIDステージで停止する必要はない。すなわち、先行ADD命令がEXステージを実行するのと同サイクルで、後続ADD命令はIDステージを実行してよい。したがって、後続命令の停止条件は「先行命令がEXを未了」となる。後続命令がIDを実行するとき、先行ADD命令のレジスタ書き込み動作が終了していなければ、フォワーディングしなければならない。したがって、フォワーディング実行条件は「先行命令がWBが未了」となり、フォワーディング動作は先行命令のALU演算結果を後続命令のレジスタ読み出しデータとする。

【0016】パイプライン制御テーブルは内部データ編集部3により設計者に対し表示される。設計者は図9に示すパイプライン制御テーブルをみて、特殊な制御が必要な命令が見つかるかもしれない。このような場合は、内部データ編集部3により内部データを直接書き換える。例えば図9において、LOAD命令はロードデータをフォワーディングしないという仕様に変更したいとする。その場合は、先行命令がLOADの行の後続命令の停止条件を「先行命令がWBを未了」に、フォワーディング実行条件とフォワーディング動作の項目をそれぞれ「なし」に変更し、パイプライン制御テーブルは図11に示すように変更される。仕様記述差分出力部4はこのように変更前後の項目の内容とを、例えば図12に示すように組にして仕様変更箇所として出力する。

【0017】シミュレータ作成部5は、データベースの中からシミュレーションに必要な部分を抽出し、結合してシミュレータを作成する。命令シミュレータを作成する場合とサイクルアキュレートシミュレータを作成する場合ではフローが異なる。命令シミュレータを作成する場合は、内部データからレジスタメモリに対応する変数

を決定し、フェッチ、デコード、命令実行を繰り返すコードを生成する。命令実行は、命令の種類を条件節として対応する命令の動作を実行するコードを作成する。命令定義内部データの各命令の動作から、パイプラインステージを無視して生成する。命令シミュレータのコードは例えば図13に示すようになる。

【0018】一方、サイクルアキュレートシミュレータを作成する場合には、内部データから、レジスタメモリに対応する変数を決定し、1サイクルの実行を繰り返すメインルーチンのコードを作成する。その後フェッチとデコードのステージのコードを作成する。命令デコードより後のステージは一旦リストに格納され、そのリストを順に各ステージのコードを作成する。ステージのコードは、まず実行すべき命令に対して依存関係のある命令を取り出す関数を呼び出すコードを書き、その後各命令のコードを条件文の各節に記述する。各命令に対しては、パイプライン制御テーブルから自分が後続命令であるときの停止条件やフォワーディング実行条件により実行するコードを作成して書き出し、それらが成立しない場合には通常の命令動作を行うコードを書き出す。例えば図14に示すようなサイクルアキュレートシミュレータのコード例では、IDステージに対する実行関数のヘッダ部をまず書き出し、その次に依存関係のある命令を抽出する関数呼び出しを書き出す。次に、命令定義内部データの命令を順に取り出す。ADDの場合には、実行命令がADDである場合のcase文のタグを書き出し、依存関係のある命令が存在しないという条件節を書き出し、ADD命令のステージIDの実行コードを書き出す。次に、依存関係のある命令が存在したときの処理のコード生成部の書き出しに移る。パイプライン制御テーブルを順にチェックし、後続命令としてADDが一つでもあれば、依存関係のある先行命令Pに対する条件分岐コードを作成する。図9に示すパイプライン制御テーブルには、後続命令がADD、先行命令がADDの行が存在するので、それに対するコードを次に書き出す。先行命令がADDであるときの条件タグを書き、次にフォワーディング実行条件があるので、その条件を条件節として書き出す。ここでは、先行命令pがステージsを未了という判定を行う関数not_finishedが用意されているとする。そして実行部分にフォワーディング動作を書き出す。以下フォワーディング条件が不成立で停止条件が成立している場合のコードと続き、これを後続命令がADDであるすべての行に対して繰り返す。さらに、すべての命令、すべてのステージに対して同様の処理を繰り返し、コードを書き出す。EXステージのように、パイプライン制御テーブルに無関係のステージに対しては、依存関係のある先行命令を抽出するコードを削除してから書き出してもよい。また、バイナリコードとして書き出してもよい。図15にサイクルアキュレートシミュレータの作成フローを示す。

【0019】ドキュメント作成部6は、命令セットアーキテクチャ、各命令の動作、パイプラインの動作を記述したドキュメントを内部データから作成する。命令の動作のドキュメントの記述例を図16に示す。パイプライン動作のドキュメントでは、ステージの構成の他に、図17に示すような命令の組み合わせごとのパイプライン動作をパイプライン図として表す。パイプライン図の作成フローを図18に示す。パイプライン制御テーブルのすべての命令の組に対して、パイプライン図を作成する。

【0020】図9に示すADD命令同士の組み合わせを例に説明する。先行命令のADDが実行するステージを順に、IF、ID、EX、DM、WBとファイルに書き出す。続けて1サイクル後に後続命令のADDがパイプラインに投入されたとして、先行命令のパイプライン図より1ステージずらして、先行命令のIDの真下に後続命令のIFがくるようにする。1ステージを書き出すごとにパイプライン制御テーブルを参照し、後続命令の停止条件をチェックする。図9に示すパイプライン制御テーブルでは、後続命令の停止ステージはIDであるので、IFはそのまま書き出す。次のIDは後続命令の停止ステージであるので、フォワーディング実行条件と後続命令の停止条件を参照する。フォワーディング実行条件を満たし、後続命令の停止条件は満たしていないため、後続のADDはフォワーディングによりそのまま実行が続けられる。このため、後続命令は停止せず、先行命令と1サイクル分ずれたパイプライン図をそのまま書き出す。次に、先行命令がLOAD命令で、後続命令がADD命令の場合には、内部データ編集部3で図11に示すように変更されているのでフォワーディング実行条件が存在しない。このため後続命令の停止条件だけを参照することになり、先行命令がWBを終了しない間は、後続のADD命令はIDステージのまま停止記号（本実施例では－）を書き出し続けることになる。先行命令のWBの位置より右にきた時点で、IDステージ以下を書き出す。この処理を、パイプライン制御テーブルの全ての命令の組みに対して繰り返す。このように、統一された記述に基づいて、入力された仕様記述から内部データが作成され、内部データからシミュレータならびにドキュメントが作成され、また仕様変更された場合の変更前後の内容が出力されてプロセッサの設計が行われている。

【0021】したがって、上記実施形態によれば、一つの記述からシミュレータとドキュメントの双方が作成されるため、仕様、シミュレーションモデル、ドキュメントの不一致は回避され、設計の効率向上につながる。また、各命令の動作をパイプラインの実装に依存しない記述から、内部でパイプラインステージ単位の動作に分離してサイクルアキュレートなモデルに変換するため、パイプラインの仕様変更になっても各命令の動作を変更

する必要がなく、設計の効率向上につながる。命令シミュレータとサイクルアキュレートシミュレータを同時に作成することもできる。

【0022】さらに、内部データ編集部3によりパイプラインの制御の詳細な部分を修正、変更することができるように、初期の仕様記述ではできなかった例外的な動作や、解析してから初めて気づくような動作の処理を付加することができる。また、仕様記述差分出力部4により内部データを変更した部分とそれに対応した元の仕様を出力することにより、オリジナルの仕様と内部データ変更後のデータの不一致を回避することができる。

【0023】

【発明の効果】以上説明したように、この発明によれば、統一された記述によりプロセッサの設計を進めるようにしたので、仕様の変更に対して柔軟に対応することができ、仕様と実装設計、仕様とモデルとの不一致が回避できる。これにより、仕様に応じた正確な設計ならびに設計期間の短縮化を達成することができるようになる。

【図面の簡単な説明】

【図1】この発明の一実施形態に係るプロセッサ設計支援装置の構成を示す図である。

【図2】命令定義の記述例を示す図である。

【図3】ハードウェアリソースの一定義を示す図である。

【図4】パイプラインステージの一定義を示す図である。

【図5】パイプライン制御の一定義を示す図である。

【図6】命令定義内部データの一例を示す図である。

【図7】マイクロ動作対応表を示す図である。

【図8】命令定義内部データの作成フローを示す図である。

【図9】パイプライン制御テーブルの一例を示す図である。

【図10】パイプライン制御テーブルの作成フローを示す図である。

【図11】内容変更後のパイプライン制御テーブルを示す図である。

【図12】仕様記述差分出力の一例を示す図である。

【図13】命令シミュレータのコード例を示す図である。

【図14】サイクルアキュレートシミュレータのコード例を示す図である。

【図15】サイクルアキュレートシミュレータの作成フローを示す図である。

【図16】命令のドキュメントの記述例を示す図である。


【図17】パイプライン図の一例を示す図である。

【図18】パイプライン図の作成フローを示す図である。

【符号の説明】

- 1 仕様記述入力部
2 内部データ記憶部
3 内部データ編集部
4 仕様記述差分出力部
5 シミュレータ作成部
6 ドキュメント作成部

【図1】



【図2】

```

ADD(rd,rs,rt)
{   GPR[rd]=GPR[rs]+GPR[rt]; }
SUB(rd,rs,rt)
{   GPR[rd]=GPR[rs]-GPR[rt]; }
LOAD(rt,offset,base)
{   Vaddr=offset+GPR[base];
    Paddr=AddrTrans(Vaddr);
    GPR[rt]=Mem[Paddr];
}

```

【図3】

リソース名	機能	入力	出力	動作	サイクル数
ALU	Add	A,B	C	C=A+B	1
	Sub	A,B	C	C=A-B	1
GPR	Read	D,I		GPR[I]=D	1
	Write	I	D	D=GPR[I]	1
Mem	Load	Addr	D	D=Mem[Addr]	1(キャッシュ・ヒット時)
					3(キャッシュ・ミス時)
	Store	Addr,D		Mem[Addr]=D	1(キャッシュ・ヒット時)
					3(キャッシュ・ミス時)

【図4】

ステージ	動作
IF	PC : CountUp IMem : Fetch
ID	Decode : Decode GPR : Read
EX	ALUのすべての機能
DM	Memのすべての機能
WB	GPR : Write

【図5】

ステージ順序構成	IF→ID→EX→DM→WB
データハザード解消動作	# Fi : 先行命令, Si : 後続命令 if (Result_has_Generate(Fi)) forward(Si.src,Fi.result) else wait(Si);

【図7】

ノード	リソース
□ (右辺)	GPR : Read
+	ALU : Add
□ (左辺)	GPR : Write

【図6】

命令名	命令形式	動作	リソース	ステージ
ADD	ADD rd rs rt	A=GPR[rs]; B=GPR[rt]; C=A+B; GPR[rd]=C;	GPR: Read GPR: Read ALU: Add GPR: Write	ID ID EX WB
SUB	SUB rd rs rt	A=GPR[rs]; B=GPR[rt]; C=A-B; GPR[rd]=C;	GPR: Read GPR: Read ALU: Sub GPR: Write	ID ID EX WB
LOAD	LOAD rt offset(base)	A=GPR[base]; Vaddr=offset+A; Paddr=AddrTrans(Vaddr); D=Mem[Paddr]; GPR[rt]=D;	GPR: Read ALU: Add TLB: Trans Mem: Read GPR: Write	ID EX DM DM WB

【図16】

命令名	命令形式	動作
ADD	ADD rd rs rt	GPR[rd]=GPR[rs]+GPR[rt];
SUB	SUB rd rs rt	GPR[rd]=GPR[rs]-GPR[rt];
LOAD	LOAD rt offset(base)	Vaddr=offset+GPR[base]; Paddr=AddrTrans(Vaddr); GPR[rt]=Mem[Paddr];


【図9】

先行命令	後続命令	後続命令の停止ステージ	後続命令の停止条件	フォワーディング実行条件	フォワーディング動作
ADD	ADD	ID	先行命令がEXを未了。	先行命令がWBを未了。	先行命令のALU演算結果を後続命令のレジスタ読み出しデータとしてバイパスする。
LOAD	ADD	ID	先行命令がDMを未了。	先行命令がWBを未了。	先行命令のロードしたデータを後続命令のレジスタ読み出しデータとしてバイパスする。


【図11】

先行命令	後続命令	後続命令の停止ステージ	後続命令の停止条件	フォワーディング実行条件	フォワーディング動作
ADD	ADD	ID	先行命令がEXを未了。	先行命令がWBを未了。	先行命令のALU演算結果を後続命令のレジスタ読み出しデータとしてバイパスする。
LOAD	ADD	ID	先行命令がWBを未了。	なし。	なし。

【図8】



【図10】



【図12】

	先行命令	後続命令	後続命令の停止ステージ	後続命令の停止条件	フォワーディング実行条件	フォワーディング動作
変更前	LOAD	ADD	ID	先行命令がDMを未了。	先行命令がWBを未了。	先行命令のロードしたデータを後続命令のレジスタ読み出しデータとしてバイパスする。
変更後	LOAD	ADD	ID	先行命令がWBを未了。	なし。	なし。

【図 13】

```

while (!end_of_program) {
    code=fetch(PC);
    I =Decode(code);
    Execute(I,code);
}

Execute(I,code) {
    switch (I) {
        case ADD: A=GPR[code.rs];
                  B=GPR[code.rt];
                  C=A+B;
                  GPR[code.rd]=C;
                  break;
        ...
    }
}

```

【図 14】

```

while (!end_of_program) {
    IF_exec(code,PC);
    ID_exec(I,code);
    EX_exec(I,code);
    DM_exec(I,code);
    WB_exec(I,code);
}
...
ID_exec(I,code) {
    P=have_dependency(I,ID);
    switch (I) {
        case ADD:
            if (P==nil) {
                I.A=GPR[code.rs];
                I.B=GPR[code.rt];
                break;
            }
            switch (P) {
                case ADD:
                    if (not_finished(P,EX)) {
                        forward_ADD_ADD(I,P);
                    }
                    else if (not_finished(P,WB)) {
                        set_stall(I);
                    }
                    else {
                        I.A=GPR[code.rs];
                        I.B=GPR[code.rt];
                    }
                    break;
            }
            ...
    }
}
EX_exec(I,code) {
    switch (I) {
        case ADD: I.C=I.A+I.B; break;
        case SUB: I.C=I.A-I.B; break;
        ...
    }
}

```

【図 17】


```

ADD r2 r1 r1      | IF | ID | EX | DM | WB |
ADD r4 r2 r3      | IF | ID | EX | DM | WB |

LOAD r2 r1 0x000f | IF | ID | EX | DM | WB |
ADD r4 r2 r3      | IF | -- | -- | -- | ID | EX | DM | WB |

```

【図15】



【図18】

